Бинарни декодери

Декодер је тип комбинационог круга који декодира малу битну вредност у велику битну вредност. Обично се користи у комбинацији са енкодерима који раде управо супротно од декодера, зато прочитајте овде о енкодерима пре него што наставите са декодерима. Опет, баш као и кодери, постоји и много врста декодера, али број излазних линија у декодеру увек ће бити већи од броја улазних линија. У овом упутству ћемо научити како декодер функционише и како га можемо направити за наш пројекат.

Основни принцип декодера:

Као што је раније речено, декодер је само контра део кодера. Потребан је одређени број бинарних вредности као улази и декодира, а затим у више редова помоћу логике. Узорак декодер је приказан испод које узима 2 линија као улаз и њихово конвертита у 4 Линес.

Још једно основно правило код декодера је да, ако се број улаза сматра н (овде н = 2), тада ће број излаза увек бити једнак 2 ^н (2 ² = 4), што је у нашем случају четири. Декодер има 2 улазне линије и 4 излазне линије; стога се ова врста декодера назива 2: 4 декодери. Два улазна пина су именована као И1 и И0, а четири излазна пина су од О0 до О3, као што је горе приказано.

Такође је важно знати да обични декодер попут овог приказаног овде има недостатак што није у стању да направи разлику између стања оба улаза нула (који нису повезани са другим круговима) и оба улаза ниског нивоа (логика 0). Овај недостатак се може решити помоћу приоритетног декодера о којем ћемо научити касније у овом чланку. Табела истинитости обичног декодера приказана је доле

Из табеле истинитости декодера можемо да напишемо логички израз за сваку излазну линију, само пратимо где излаз постаје висок и формирамо логику АНД засновану на вредностима И1 и И0. Веома је сличан Енцодер методи, али овде користимо логику АНД уместо логике ОР. Логички израз за све четири линије дат је у наставку, где симбол (.) Представља И логику, а симбол (') НИЈЕ Логика

О ₀ = И ₁ '.И ₀ ' О ₁ = И ₁ '.И ₀ О ₂ = И ₁.И ₀ ' О ₃ = И ₁.И ₀

Сада када имамо сва четири израза, можемо да претворимо ове изразе у комбинационо логичко коло врата користећи АНД капије и НЕ капије. Једноставно користите АНД капије уместо (.) И НОТ капију (обрнута логика) уместо (') и добићете следећи логички дијаграм.

Хајде да изгради 2: 4 декодер схема на перфорираних плоча и проверите како се ради у стварном животу. Да би то функционисало као хардвер, морате користити логички ИЦ, попут 7404 за НОТ гате и 7408 за АНД гате. Два улаза И0 и И1 обезбеђују се преко тастера, а излаз се посматра кроз ЛЕД светла. Једном када успоставите везу на плочи, изгледаће отприлике овако на доњој слици

Плоча се напаја спољним напајањем од + 5 В, које заузврат напаја Гате ИЦ преко Вцц (пин 14) и уземљења (пин 7) пинова. Улаз се даје дугмадима, када се притисне то је логика 1, а када се не притисне даје логику 0, дуж улазних линија се додаје и отпорни отпор вредности 1к како би се спречило да пинови плутају. Излазне линије (О0 до О3) дају се кроз ове црвене ЛЕД лампице, ако оне светле, то је логика 1, друго је логика 0. Комплетан рад овог декодерског кола приказан је на видео снимку испод

Имајте на уму да се табела истинитости за сваки улаз приказује у горњем левом углу и ЛЕД такође светли на исти уређен начин. Слично томе, такође можемо створити комбинациони логички дијаграм за све врсте декодера и изградити их на оваквом хардверу. Такође можете да погледате лако доступне ИЦ-ове декодера ако вам то одговара.

Недостаци стандардних декодера:

Као и кодер, стандардни декодер такође пати од истог проблема, ако оба улаза нису повезана (логика Кс), излаз неће остати нула. Уместо тога, декодер ће то сматрати логиком 0, а бит О0 ће бити висок.

Приоритетни декодер:

Дакле, користимо приоритетни декодер да бисмо превазишли тај проблем, овај тип декодера има додатни улазни пин означен као „Е“ (Омогући) који ће бити повезан са важећим пином приоритетног декодера. Блок дијаграм за приоритет декодер је приказан испод.

Табела истинитости за приоритетни кодер је такође приказана доле, овде Кс не представља везу, а '1' представља логику високу, а '0' представља логику ниску. Приметите да је бит за омогућавање 0 када нема везе на улазним линијама и стога ће излазне линије такође остати нула. На овај начин моћи ћемо да превазиђемо горе поменути недостатак.

Као и увек из табеле истине, можемо покренути логички израз за излазне линије О0 до О3. Доле је приказан логички израз за горњу табелу истина. Ако погледате изблиза, можете приметити да је израз исти као и код нормалног 2: 4 декодера, али да је бит Омогући (Е) направљен за АНД са изразом.

О ₀ = ЕИ ₁ '.И ₀ ' О ₁ = ЕИ ₁ '.И ₀ О ₂ = ЕИ ₁.И ₀ ' О ₃ = ЕИ ₁.И ₀

Комбинациони логички дијаграм за горњи логички израз може се направити помоћу неколико претварача (НЕ Гатес) и 3 улаза АНД гејтова. Једноставно замените симбол (') са претварачима, а симбол (.) Са капијом АНД и добићете следећи логички дијаграм.

3: 8 декодери:

Постоје и неки декодери вишег реда као што су 3: 8 и 4:16 декодери који се чешће користе. Ови декодери се често користе у ИЦ пакетима због сложености кола. Такође је врло често комбиновање декодера нижег реда попут декодера 2: 4 да би се формирао декодер вишег реда. На пример, знамо да декодер 2: 4 има 2 улаза (И0 и И1) и 4 излаза (О0 до О3), а декодер 3: 8 има три улаза (И0 до И2) и осам излаза (О0 до О7). Следеће формуле можемо користити за израчунавање броја декодера нижег реда (2: 4) потребног за формирање декодера вишег реда као што је 3: 8 декодер.

Потребан број декодера нижег реда = м2 / м1 Гдје, м2 -> број излаза за декодер нижег реда м1 -> број излаза за декодер вишег реда

У нашем случају, вредност м1 биће 4, а вредност м2 8, па применом ових вредности у горњим формулама добијамо

Потребан број декодера 2: 4 за декодер 3: 8 = 8/4 = 2

Сада знамо да ће нам требати два декодера 2: 4 да бисмо формирали декодер 3: 8, али како би требало повезати ова два да се окупе. Доњи блок дијаграм показује управо то

Као што видите, улази А0 и А1 повезани су као паралелни улази за оба декодера, а затим је омогућен пин Енабле првог декодера који делује као А2 (трећи улаз). Обрнути сигнал А2 даје се на Енабле пин другог декодера да би се добили излази И0 до И3. Овдје се излази И0 до И3 означавају као доња четири минтерма, а излази И4 до И7 као виша четири минтерма. Минтерме нижег реда добијају се из другог декодера, а минтерме вишег реда добијају се из првог декодера. Иако је један уочљив недостатак у овој врсти комбинационог дизајна тај, декодер неће имати Енабле пин који га чини подложним проблемима о којима смо раније говорили.

4:16 Декодер:

Слично декодеру 3: 8, декодер 4:16 такође се може конструисати комбиновањем два декодера 3: 8. За декодер 4: 16 имат ћемо четири улаза (А0 до А3) и шеснаест излаза (И0 до И15). Док ћемо за декодер 3: 8 имати само три улаза (А0 до А2).

Већ смо користили формуле за израчунавање броја потребних декодера, у овом случају вредност м1 биће 8, јер декодер 3: 8 има 8 излаза, а вредност м2 биће 16, јер декодер 4:16 има 16 излаза, па применом ових вредности у горњим формулама добијамо

Потребан број декодера 3: 8 за декодер 4:16 = 16/8 = 2

Због тога су нам потребна два 3: 8 декодера за израду 4:16 декодера, распоред ова два 3: 8 декодера такође ће бити сличан ономе који смо раније урадили. Блок дијаграм за повезивање ова два 3: 8 декодера заједно приказан је у наставку.

Овдје се излази И0 до И7 сматрају нижим осам минтерми, а излази од И8 до И16 сматрају се вишим осам минтерми. Доњи десни минтерми се директно креирају помоћу улаза А0, А1 и А2. Исти сигнали се такође дају на три улаза првог декодера, али пин Енабле првог декодера користи се као четврти улазни пин (А3). Обрнути сигнал четвртог улаза А3 даје се на оспособљавајући пин другог декодера. Први декодер даје већу вредност од осам минтерма.

Апликације:

Декодер се обично користи у комбинацији са енкодором и стога обојица деле исте апликације. Без декодера и кодера не би било могуће модерне електронике попут мобилних телефона и преносних рачунара. У наставку је наведено неколико важних примена декодера.

• Примена сигнала за секвенцирање
• Примјене временских сигнала
• Мрежне линије
• Елементи меморије
• Телефонске мреже