Израз дигитално у електроници представља генерисање, обраду или чување података у облику два стања. Два стања могу бити представљена као ВИСОКО или НИСКО, позитивно или непозитивно, постављено или ресетовано што је у коначници бинарно. Највиши је 1, а најнижи 0, те се стога дигитална технологија изражава као низ 0 и 1. Пример је 011010 у којем сваки појам представља појединачно стање. Према томе, овај поступак закључавања у хардверу врши се помоћу одређених компоненти попут засуна или флип-флопа, мултиплексера, демултиплексера, кодера, декодера и сл. Заједнички названих секвенцијалним логичким круговима.
Дакле, разговараћемо о јапанкама које се такође називају и резе. Резе се такође могу схватити као бистабилни мултивибратор као два стабилна стања. Генерално, ови кругови за засун могу бити активни-високи или активно-ниски и могу се активирати ХИГХ или ЛОВ сигналима.
Уобичајени типови јапанки су,
- РС флип-флоп (РЕСЕТ-СЕТ)
- Д Јапанка (подаци)
- ЈК јапанка (Јацк-Килби)
- Т флип-флоп (пребаци)
Од горе наведених типова, само ЈК и Д јапанке су доступне у интегрисаном ИЦ облику и такође се широко користе у већини апликација.
Овде у овом чланку разговараћемо о СР Флип Флопу, а у осталим чланцима ћемо истражити други Флип Флоп.
СР јапанка:
СР јапанке су коришћене у уобичајеним апликацијама попут МП3 плејера, кућних биоскопа, преносних аудио докова итд. Али данас се уместо њих користе ЈК и Д јапанке, због свестраности. Реза СР може се направити са НАНД капијом или са НОР капијом. Било којем од њих улаз и излаз ће се међусобно допуњавати. Овде користимо НАНД капије за демонстрацију СР флип флопа.
Кад год је сигнал такта ЛОВ, улази С и Р никада неће утицати на излаз. Сат мора бити висок да би се улази активирали. Дакле, СР флип-флоп је контролисана Би-стабилна реза где је сигнал сата контролни сигнал. Опет, ово се дели на СР флип-флоп који покреће позитивна ивица и СР флип-флоп који покреће негативна ивица. Дакле, излаз има два стабилна стања заснована на улазима о којима ће бити речи у наставку.
Табела истине СР флип-флопа:
|
ЦЛК држава |
УЛАЗНИ |
ИЗЛАЗ |
||
|
Цлоцк |
С ' |
Р ' |
К |
К ' |
|
ЛОВ |
Икс |
Икс |
0 |
1 |
|
ВИСОКО |
0 |
0 |
0 |
1 |
|
ВИСОКО |
1 |
0 |
1 |
0 |
|
ВИСОКО |
0 |
1 |
0 |
1 |
|
ВИСОКО |
1 |
1 |
1 |
0 |
Величина меморије СР флип флопа је један бит. С (Сет) и Р (Ресет) су улазна стања за СР флип-флоп. К и К 'представљају излазна стања флип-флопа. Према табели, на основу улаза, излаз мења своје стање. Али, најважнија ствар коју треба узети у обзир је да се све то може догодити само у присуству сигнала сата.
Ми се изградњом СР флип флоп користећи НАНД која је као у наставку,
Коришћена ИЦ је СН74ХЦ00Н (четверострука 2-улазна позитивна НАНД капија). То је 14-полно паковање које садржи 4 појединачна НАНД капија. Испод је пин дијаграм и одговарајући опис пинова.
Компоненте потребне:
- ИЦ СН74ХЦ00 (четворострука НАНД капија) - 1бр.
- ЛМ7805 - 1бр.
- Тактилни прекидач - 3бр.
- 9В батерија - 1бр.
- ЛЕД (зелена - 1; црвена - 2)
- Отпорници (1кΩ - 2; 220кΩ -2)
- Бреадбоард
- Повезивање жица
Дијаграм и објашњење СР флип-флопа:
Овде смо користили ИЦ СН74ХЦ00Н за демонстрацију СР флип флоп круга, који има четири НАНД улаза унутра. Извор напајања ИЦ ограничен је на МАКСИМАЛНО ОД 6В и подаци су доступни у техничком листу. Испод га приказује снимак.
Због тога смо користили регулатор ЛМ7805 да ограничимо напон напајања и напон пина на највише 5В.
Рад СР флип флопа:
Два тастера С (Сет) и Р (Ресет) су улазна стања за СР флип-флоп. Две ЛЕД диоде К и К 'представљају излазна стања флип-флопа. Батерија од 9 В делује као улаз у регулатор напона ЛМ7805. Стога се регулисани 5В излаз користи као Вцц и пин напајање ИЦ. Дакле, за различите улазе на С 'и Р' одговарајући излаз се може видети кроз ЛЕД К и К '.
Табела истине и одговарајућа стања варирају у зависности од типа конструкције која може бити или помоћу НАНД или НОР капија. Овде се то ради помоћу НАНД капија. Осовине С 'и Р' су нормално повучене према доле. Дакле, подразумевано стање уноса биће С '= 0, Р' = 0.
У наставку смо описали сва четири стања СР флип-флопа користећи СР флип-флоп круг направљен на плочи.
Стање 1: Сат - ВИСОК; С '- 0; Р '- 0; К - 0; К '- 0
За улазе стања 1, ЦРВЕНА лампица свијетли означавајући да је К 'ВИСОК, а ЗЕЛЕНА ЛЕД К да је НИСКА.
Стање 2: Сат - ВИСОК; С '- 1; Р '- 0; К - 1; К '- 0
За улазе стања 2 ЗЕЛЕНИ ЛЕД индикатор светли означавајући да је К ВИСОК, а ЦРВЕНИ К К да је ЛОВ.
Стање 3: Сат - ВИСОК; С '- 0; Р '- 1; К - 0; К '- 1
За улазе Стате 3 ЦРВЕНА ЛЕД лампица свијетли означавајући да је К 'ВИСОК, а ЗЕЛЕНА ЛЕД К да је ЛОВ.
Стање 4: Сат - ВИСОК; С '- 1; Р '- 1; К - 1; К '- 1
За улазе Стате 4 ЦРВЕНИ и ЗЕЛЕНИ ЛЕД жаруље указују на то да су питања и одговори ВИСОКИ. Али, држава практично није стабилна. Излаз постаје К = 1 и К '= 0 због нестабилности и одсуства непрекидног такта.
